• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種電阻式記憶體，包括一電晶體以及一可變電阻。電晶體具有一閘極、一源極以及一汲極。可變電阻耦接於汲極與一節點之間。在一設定期間，閘極接收一第一閘電壓，源極接收一第一源電壓，節點接收一第一汲電壓。第一源電壓等於一接地電壓。在設定期間後，若可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間。在第一驗證期間中，閘極接收一第二閘電壓，節點接收一第二汲電壓，源極接收一第二源電壓。第二汲電壓小於第一汲電壓，第二源電壓等於接地電壓。
    公开号:TW201310453A
    申请号:TW100131032
    申请日:2011-08-30
    公开日:2013-03-01
    发明作者:Heng-Yuan Lee；Yu-Sheng Chen
    申请人:Ind Tech Res Inst；
    IPC主号:G11C13-00
    专利说明:
    電阻式記憶體及其寫入驗證方法
    本發明係有關於一種記憶體，特別是有關於一種電阻式記憶體。
    電阻式記憶體(Resistive Random-Access Memory；RRAM)的優點在於，很容易分辨記憶體胞的阻抗(高阻抗或低阻抗)。舉例而言，在經過設定(set)後，電阻式記憶體應為低阻抗，而在經過重置(reset)後，電阻式記憶體應為高阻抗。
    然而，在經過多次的操作後，電阻式記憶體的良率會逐漸降低或是均勻性不佳。舉例而言，由於劣化的影響，在經過設定(set)後，電阻式記憶體的阻抗可能不夠低，而被誤判成高阻抗。因此，在實際的應用上，易造成誤動作。
    本發明提供一種電阻式記憶體，包括一電晶體以及一可變電阻。電晶體具有一閘極、一源極以及一汲極。可變電阻耦接於汲極與一節點之間。在一設定期間，閘極接收一第一閘電壓，源極接收一第一源電壓，節點接收一第一汲電壓。第一源電壓等於一接地電壓。在設定期間後，若可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間。在第一驗證期間中，閘極接收一第二閘電壓，節點接收一第二汲電壓，源極接收一第二源電壓。第二汲電壓小於第一汲電壓，第二源電壓等於接地電壓。
    本發明更提供一種寫入驗證方法，適用於一電阻式記憶體。電阻式記憶體具有一電晶體以及一可變電阻。電晶體具有一閘極、一源極以及一汲極。可變電阻耦接於汲極與一節點之間。本發明的寫入驗證方法包括，在一設定期間，提供一第一閘電壓予該閘極，提供一第一源電壓予該源極，提供一第一汲電壓予該節點，該第一源電壓等於一接地電壓；在設定期間後，若可變電阻的阻抗大於一第一預設值時，則進入一第一驗證期間；以及在第一驗證期間中，提供一第二閘電壓予閘極，提供一第二汲電壓予節點，提供一第二源電壓予源極，第二汲電壓小於第一汲電壓，第二源電壓等於接地電壓。
    為讓本發明之特徵能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
    第1圖為電阻式記憶體之示意圖。如圖所示，電阻式記憶體100包括一電晶體110以及一可變電阻130。電晶體110具有一閘極111、一源極113以及一汲極115。可變電阻130耦接於汲極115與一節點150之間。
    在一設定期間，閘極111接收一閘電壓Vg1，源極113接收一源電壓Vs1，節點150接收一汲電壓Vd1。在本實施例中，源電壓Vs1等於一接地電壓(ground)(如第2A及2B圖所示)。
    在設定期間後，可變電阻130應具有一低阻抗。然而，由於劣化的影響，將造成可變電阻130阻抗的衰退，使得可變電阻130的阻抗不夠低。因此，在設定期間後，可藉由測量可變電阻130的阻抗，以得知可變電阻130的阻抗是否發生衰退。
    在本實施例中，係將可變電阻130的阻抗與一第一預設值作比較。若可變電阻130的阻抗小於第一預設值，則表示可變電阻130的阻抗並未衰退，故完成對電阻式記憶體100的設定動作，之後便可對電阻式記憶體100進行一重置動作，用以使可變電阻130的阻抗為高阻抗。在其它實施例中，在設定完電阻式記憶體100後，並不一定要進行重置動作。相反地，若可變電阻130的阻抗未小於第一預設值，則表示可變電阻130的阻抗已衰退，則進入一第一驗證期間。
    在第一驗證期間中，閘極111接收一閘電壓Vg2，節點150接收一汲電壓Vd2，源極113接收一源電壓Vs2。在本實施例中，汲電壓Vd2小於汲電壓Vd1，源電壓Vs2等於接地電壓。本發明並不限定閘電壓Vg2的大小。在一可能實施例中，閘電壓Vg2大於閘電壓Vg1，如第2A及2B圖所示。
    在第一驗證期間後，可變電阻130的阻抗應為高阻抗。若可變電阻130的阻抗並非為高阻抗，則可逐漸增加汲電壓Vd2，直到可變電阻130的阻抗為高阻抗。在本實施例中，係將可變電阻130的阻抗與一第二預設值作比較。若可變電阻130的阻抗未大於第二預設值，表示可變電阻130的阻抗並非為高阻抗，則增加汲電壓Vd2，直到可變電阻130的阻抗大於第二預設值。若可變電阻130的阻抗大於第二預設值時，則進入一第二驗證期間。
    在第二驗證期間中，閘極111接收一閘電壓Vg3，節點150接收一汲電壓Vd3，源極113接收一源電壓Vs3。在一可能實施例中(如第2A圖所示)，閘電壓Vg3等於閘電壓Vg1，汲電壓Vd3大於汲電壓Vd2，源電壓Vs3等於接地電壓。本發明並不限定汲電壓Vd1與Vd3之間的關係。汲電壓Vd3可大於、小於或等於汲電壓Vd1。
    在第二驗證期間後，可變電阻130的阻抗應為低阻抗。因此，在本實施例中，係將可變電阻130的阻抗再與第一預設值作比較。若可變電阻130的阻抗未小於第一預設值時，則表示可變電阻130的阻抗不為低阻抗，故逐漸增加汲電壓Vd3，直到可變電阻130的阻抗小於第一預設值。
    在第2B圖中，在第二驗證期間，閘極111所接收的閘電壓Vg3大於閘電壓Vg1，汲電壓Vd3等於接地電壓，源電壓Vs3大於源電壓Vs2。此時，可變電阻130的阻抗應小於一第三預設值。若在第二驗證期間後，可變電阻130的阻抗未小於第三預設值時，則源電壓Vs3被逐漸增加，直到可變電阻130的阻抗小於第三預設值。此第三預設值可以等於或大於第一預設值，當第三預設值等於第一預設值時，第二驗證期間結束後即完成對電阻式記憶體100的設定動作。
    相反地，若第三預設值大於第一預設值時，則會進入一第三驗證期間(如第2C圖所示)。在第三驗證期間，閘極111接收一閘電壓Vg4，節點150接收一汲電壓Vd4，源極113接收一源電壓Vs4。在第2C圖中，閘電壓Vg4等於閘電壓Vg1，汲電壓Vd4大於汲電壓Vd2，源電壓Vs4等於接地電壓。
    在第2A及2B圖中，閘電壓Vg2係大於閘電壓Vg1。在另一實施例中，閘電壓Vg2係等於閘電壓Vg1，如第2D圖所示。請參考第2D圖，在設定期間，閘極111接收閘電壓Vg1、節點150接收汲電壓Vd1、源極113接收源電壓Vs1。在設定期間後，可變電阻130的阻抗應為低阻抗。
    若可變電阻130的阻抗小於一第一預設值時，表示可變電阻130的阻抗為低阻抗，故完成對電阻式記憶體100的設定動作，之後便可對可變電阻130進行一重置動作，用以使可變電阻130的阻抗為高阻抗。同樣地，重置動作並非必要。在其它可能實施例中，當可變電阻130的阻抗被設定成低阻抗後，不需進行重置動作。
    若可變電阻130的阻抗未小於一第一預設值時，表示可變電阻130的阻抗不為低阻抗，故進入第一驗證期間。在第一驗證期間，閘極111接收閘電壓Vg2、節點150接收汲電壓Vd2、源極113接收源電壓Vs2。在本實施例中，閘電壓Vg2係等於閘電壓Vg1，汲電壓Vd2小於汲電壓Vd1，源電壓Vs2等於源電壓Vs1。
    在第一驗證期間後，可變電阻130的阻抗應為低阻抗。因此，可將可變電阻130的阻抗與一第二預設值作比較。若可變電阻130的阻抗未小於第二預設值時，則汲電壓Vd2被逐漸增加，直到可變電阻130的阻抗小於第二預設值。在一可能實施例中，第二預設值等於第一預設值。
    第3A~3D圖為本發明之寫入驗證方法之可能實施例。本發明的寫入驗證方法適用於一電阻式記憶體(如第1圖所示)。為清楚起見，以下的內容將配合第1圖的元件加以說明。
    首先，請參考第3A圖。在一設定期間，執行一設定動作(步驟S310A)。在本實施例中，該設定動作係提供一閘電壓Vg1予閘極111，提供一源電壓Vs1予源極113，提供一汲電壓Vd1予節點150。在一可能實施例中，源電壓Vs1等於一接地電壓GND。
    接著，判斷可變電阻130的阻抗是否小於一預設值PV1(步驟S320A)。若可變電阻130的阻抗小於預設值PV1時，可進行一重置動作(步驟S330A)，用以將可變電阻130的阻抗設定成高阻抗。在其它實施例中，若不需將可變電阻130的阻抗設定成高阻抗時，則不需進行此重置動作。
    若可變電阻130的阻抗未小於預設值PV1時，則進入一第一驗證期間(步驟S340A)。在第一驗證期間中，提供一閘電壓Vg2予閘極111，提供一汲電壓Vd2予節點150以及提供一源電壓Vs2予源極113。在本實施例中，閘電壓Vg2大於閘電壓Vg1，汲電壓Vd2小於汲電壓Vd1，源電壓Vs2等於接地電壓GND。
    在第一驗證期間後，判斷可變電阻130的阻抗是否大於一預設值PV2(步驟S350A)。若可變電阻130的阻抗未大於預設值PV2時，則增加汲電壓Vd2(步驟S360A)，再回到步驟S350A，再次判斷可變電阻130的阻抗是否大於預設值PV2。若否，則再次增加汲電壓Vd2，直到可變電阻的阻抗大於預設值PV2。在本實施例中，係逐漸增加汲電壓Vd2，用以使可變電阻的阻抗大於預設值PV2。
    當可變電阻130的阻抗大於預設值PV2時，則進入一第二驗證期間(步驟S370A)。在第二驗證期間中，提供一閘電壓Vg3予閘極111，提供一汲電壓Vd3予節點150，提供一源電壓Vs3予源極113。在本實施例中，閘電壓Vg3等於閘電壓Vg1，汲電壓Vd3大於汲電壓Vd2，源電壓Vs3等於接地電壓GND。
    在第二驗證期間後，判斷可變電阻130的阻抗是否小於預設值PV1(步驟S380A)。當可變電阻130的阻抗小於預設值PV1時，則進行一重置動作(步驟S330A)，用以使可變電阻130具有高阻抗。在其它實施例中，此重置動作不一定要進行。
    若可變電阻130的阻抗未小於預設值PV1時，增加汲電壓Vd3(步驟S390A)，再回到步驟S380A，繼續判斷可變電阻130的阻抗是否未小於預設值PV1。若否，則再繼續增加汲電壓Vd3，直到可變電阻130的阻抗小於預設值PV1。在本實施例中，係逐漸增加汲電壓Vd3。
    第3B圖為本發明之寫入驗證方法之另一可能流程圖。第3B圖相似第3A圖，不同之處在於步驟S370B、S380B及S390B。由於第3B圖的其它步驟與第3A圖相同，故不再贅述。以下僅說明步驟S370B、S380B及S390B。
    在步驟S370B(即第二驗證期間)中，提供一閘電壓Vg3予閘極111，提供一汲電壓Vd3予節點150，提供一源電壓Vs3予源極113。在本實施例中，閘電壓Vg3大於閘電壓Vg1，汲電壓Vd3等於接地電壓GND，源電壓Vs3大於源電壓Vs2。
    接著，判斷可變電阻130的阻抗是否小於預設值PV3(步驟S380B)。若可變電阻130的阻抗未小於預設值PV3時，增加源電壓Vs3(步驟S390B)，並回到步驟S380B，再次判斷可變電阻130的阻抗是否小於預設值PV3，直到可變電阻130的阻抗小於預設值PV3。在本實施例中，係逐漸增加源電壓Vs3，以使可變電阻130的阻抗小於預設值PV3。在一可能實施例中，預設值PV3可等於或大於等於預設值PV1。
    假設，預設值PV3等於預設值PV1。當可變電阻130的阻抗小於預設值PV3後，則表示已完成對電阻式記憶體100的設定動作。在一可能實施例中，在完成對電阻式記憶體100的設定動作後，可接著對電阻式記憶體100進行一重置動作(步驟S330B)。在其它實施例中，若不需對電阻式記憶體100進行一重置動作時，則不需執行步驟S330B。
    另外，若預設值PV3大於預設值PV1時，且可變電阻130的阻抗小於預設值PV3時，則會進入一第三驗證期間(如第3C圖的步驟S381C所示)。在第三驗證期間，提供一閘電壓Vg4予閘極111，提供一汲電壓Vd4予節點150，以及提供一源電壓Vs4予源極113。閘電壓Vg4等於閘電壓Vg1，汲電壓Vd4大於汲電壓Vd2，源電壓Vs4等於接地電壓。
    請參考第3C圖，在步驟S381C後，判斷可變電阻130的阻抗是否小於預設值PV1(步驟S382C)。若可變電阻130的阻抗未小於預設值PV1時，增加源電壓Vs4(步驟S391C)，直到可變電阻130的阻抗小於預設值PV1。若可變電阻130的阻抗小於預設值PV1，則表示已完成對電阻式記憶體100的設定動作，故可對電阻式記憶體100進行一重置動作(步驟S330C)，但此重置動作並非必要。
    第3D圖為本發明之寫入驗證方法之另一可能流程圖。由於第3D圖的步驟S310D~S330D與第3A圖的步驟S310A~S330A相似，故不再贅述。以下僅說明步驟S340D、350D及360D。
    在步驟S340D(即在第一驗證期間)中，提供一閘電壓Vg2予閘極111，提供一汲電壓Vd2予節點150，提供一源電壓Vs2予源極113。在本實施例中，閘電壓Vg2等於閘電壓Vg1，汲電壓Vd2小於汲電壓Vd1，源電壓Vs2等於接地電壓GND。
    接著，判斷可變電阻130的阻抗是否小於預設值PV2(步驟S350D)。若可變電阻130的阻抗小於預設值PV2時，則進行一重置動作(步驟S330D)，用以將可變電阻130重置成高阻抗。在其它實施例中，步驟S330D並非必要。
    若可變電阻130的阻抗未小於預設值PV2時，則增加汲電壓Vd2(步驟S360D)，並回到步驟S350D，再次判斷可變電阻130的阻抗是否小於預設值PV2，直到可變電阻130的阻抗小於預設值PV2。在一可能實施例中，預設值PV2等於預設值PV1。
    藉由上述的第一及第二驗證期間，便可將電阻式記憶體的阻抗設定成低阻抗，用以補償劣化所造成的影響。另外，藉由控制閘電壓Vg、汲電壓Vd以及源電壓Vs的位準，可僅透過單一驗證動作，便可將電阻式記憶體的阻抗設定成低阻抗。
    雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100．．．電阻式記憶體
    110．．．電晶體
    111．．．閘極
    113．．．源極
    115．．．汲極
    130．．．可變電阻
    150．．．節點
    Vg1~Vg4．．．閘電壓
    Vd1~Vd4．．．汲電壓
    Vs1~Vs4．．．源電壓
    S310A~S390A、S310B~S390B、S310C~S391C、S310D~S360D．．．步驟
    第1圖為電阻式記憶體之示意圖。
    第2A~2D圖為本發明之寫入驗證時序圖。
    第3A~3D圖為本發明之寫入驗證方法之可能實施例。
    111．．．閘極
    113．．．源極
    150．．．節點
    Vg1~Vg3．．．閘電壓
    Vd1~Vd3．．．汲電壓
    Vs1~Vs3．．．源電壓
    权利要求:
    Claims (26)
    [1] 一種電阻式記憶體，包括：一電晶體，具有一閘極、一源極以及一汲極；以及一可變電阻，耦接於該汲極與一節點之間；在一設定期間，該閘極接收一第一閘電壓，該源極接收一第一源電壓，該節點接收一第一汲電壓，該第一源電壓等於一接地電壓；在該設定期間後，若該可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間；以及在該第一驗證期間中，該閘極接收一第二閘電壓，該節點接收一第二汲電壓，該源極接收一第二源電壓，該第二汲電壓小於該第一汲電壓，該第二源電壓等於該接地電壓。
    [2] 如申請專利範圍第1項所述之電阻式記憶體，其中該第二閘電壓大於該第一閘電壓。
    [3] 如申請專利範圍第2項所述之電阻式記憶體，其中在該第一驗證期間後，若該可變電阻的阻抗未大於一第二預設值時，該第二汲電壓被逐漸增加，直到該可變電阻的阻抗大於該第二預設值。
    [4] 如申請專利範圍第3項所述之電阻式記憶體，其中在該第一驗證期間後，若該可變電阻的阻抗大於該第二預設值時，則進入一第二驗證期間；在該第二驗證期間中，該閘極接收一第三閘電壓，該節點接收一第三汲電壓，該源極接收一第三源電壓，該第三閘電壓等於該第一閘電壓，該第三汲電壓大於該第二汲電壓，該第三源電壓等於該接地電壓。
    [5] 如申請專利範圍第4項所述之電阻式記憶體，其中在該第二驗證期間後，若該可變電阻的阻抗未小於該第一預設值時，該第三汲電壓被逐漸增加，直到該可變電阻的阻抗小於該第一預設值。
    [6] 如申請專利範圍第3項所述之電阻式記憶體，其中在該第一驗證期間後，若該可變電阻的阻抗大於該第二預設值時，則進入一第二驗證期間；在該第二驗證期間中，該閘極接收一第三閘電壓，該節點接收一第三汲電壓，該源極接收一第三源電壓，該第三閘電壓大於該第一閘電壓，該第三汲電壓等於該接地電壓，該第三源電壓大於該第二源電壓。
    [7] 如申請專利範圍第6項所述之電阻式記憶體，其中在該第二驗證期間後，若該可變電阻的阻抗未小於該第一預設值時，該第三源電壓被逐漸增加，直到該可變電阻的阻抗小於該第一預設值。
    [8] 如申請專利範圍第6項所述之電阻式記憶體，其中在該第二驗證期間後，若該可變電阻的阻抗未小於一第三預設值時，該第三源電壓被逐漸增加，直到該可變電阻的阻抗小於該第三預設值，該第三預設值大於該第一預設值。
    [9] 如申請專利範圍第8項所述之電阻式記憶體，其中若該可變電阻的阻抗小於該第三預設值時，則進入一第三驗證期間；在該第三驗證期間中，該閘極接收一第四閘電壓，該節點接收一第四汲電壓，該源極接收一第四源電壓，該第四閘電壓等於該第一閘電壓，該第四汲電壓大於該第二汲電壓，該第四源電壓大於該接地電壓。
    [10] 如申請專利範圍第9項所述之電阻式記憶體，其中在該第三驗證期間後，若該可變電阻的阻抗未小於該第一預設值時，該第四源電壓被逐漸增加，直到該可變電阻的阻抗小於該第一預設值。
    [11] 如申請專利範圍第1項所述之電阻式記憶體，其中該第二閘電壓等於該第一閘電壓。
    [12] 如申請專利範圍第11項所述之電阻式記憶體，其中在該第一驗證期間後，若該可變電阻的阻抗未小於一第二預設值時，則該第二汲電壓被逐漸增加，直到該可變電阻的阻抗小於該第二預設值。
    [13] 如申請專利範圍第12項所述之電阻式記憶體，其中該第二預設值等於該第一預設值。
    [14] 一種寫入驗證方法，適用於一電阻式記憶體，該電阻式記憶體具有一電晶體以及一可變電阻，該電晶體具有一閘極、一源極以及一汲極，該可變電阻耦接於該汲極與一節點之間，該寫入驗證方法包括：在一設定期間，提供一第一閘電壓予該閘極，提供一第一源電壓予該源極，提供一第一汲電壓予該節點，該第一源電壓等於一接地電壓；在該設定期間後，若該可變電阻的阻抗未小於一第一預設值時，則進入一第一驗證期間；以及在該第一驗證期間中，提供一第二閘電壓予該閘極，提供一第二汲電壓予該節點，提供一第二源電壓予該源極，該第二汲電壓小於該第一汲電壓，該第二源電壓等於該接地電壓。
    [15] 如申請專利範圍第14項所述之寫入驗證方法，其中該第二閘電壓大於該第一閘電壓。
    [16] 如申請專利範圍第15項所述之寫入驗證方法，其中在該第一驗證期間後，若該可變電阻的阻抗未大於一第二預設值時，逐漸增加該第二汲電壓，直到該可變電阻的阻抗大於該第二預設值。
    [17] 如申請專利範圍第16項所述之寫入驗證方法，其中在該第一驗證期間後，若該可變電阻的阻抗大於該第二預設值時，則進入一第二驗證期間；在該第二驗證期間中，提供一第三閘電壓予該閘極，提供一第三汲電壓予該節點，提供一第三源電壓予該源極，該第三閘電壓等於該第一閘電壓，該第三汲電壓大於該第二汲電壓，該第三源電壓等於該接地電壓。
    [18] 如申請專利範圍第17項所述之寫入驗證方法，其中在該第二驗證期間後，若該可變電阻的阻抗未小於該第一預設值時，逐漸增加該第三汲電壓，直到該可變電阻的阻抗小於該第一預設值。
    [19] 如申請專利範圍第16項所述之寫入驗證方法，其中在該第一驗證期間後，若該可變電阻的阻抗大於該第二預設值時，則進入一第二驗證期間；在該第二驗證期間中，提供一第三閘電壓予該閘極，提供一第三汲電壓予該節點，提供一第三源電壓予該源極，該第三閘電壓大於該第一閘電壓，該第三汲電壓等於該接地電壓，該第三源電壓大於該第二源電壓。
    [20] 如申請專利範圍第19項所述之寫入驗證方法，其中在該第二驗證期間後，若該可變電阻的阻抗未小於該第一預設值時，逐漸增加該第三源電壓，直到該可變電阻的阻抗小於該第一預設值。
    [21] 如申請專利範圍第19項所述之寫入驗證方法，其中在該第二驗證期間後，若該可變電阻的阻抗未小於一第三預設值時，逐漸增加該第三源電壓，直到該可變電阻的阻抗小於該第三預設值，該第三預設值大於該第一預設值。
    [22] 如申請專利範圍第21項所述之寫入驗證方法，其中若該可變電阻的阻抗小於該第三預設值時，則進入一第三驗證期間；在該第三驗證期間中，提供一第四閘電壓予該閘極，提供一第四汲電壓予該節點，提供一第四源電壓予該源極，該第四閘電壓等於該第一閘電壓，該第四汲電壓大於該第二汲電壓，該第四源電壓大於該接地電壓。
    [23] 如申請專利範圍第22項所述之寫入驗證方法，其中在該第三驗證期間後，若該可變電阻的阻抗未小於該第一預設值時，逐漸增加該第四源電壓，直到該可變電阻的阻抗小於該第一預設值。
    [24] 如申請專利範圍第14項所述之寫入驗證方法，其中該第二閘電壓等於該第一閘電壓。
    [25] 如申請專利範圍第24項所述之寫入驗證方法，其中在該第一驗證期間後，若該可變電阻的阻抗大於一第二預設值時，逐漸增加該第二汲電壓，直到該可變電阻的阻抗小於該第二預設值。
    [26] 如申請專利範圍第25項所述之寫入驗證方法，其中該第二預設值等於該第一預設值。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8879330B1|2014-11-04|Non-volatile memory | with variable verify operations
    KR101244010B1|2013-03-14|메모리 구조 및 프로그래밍 방법
    TWI446352B|2014-07-21|電阻式記憶體及其驗證方法
    TW201145279A|2011-12-16|Variable resistance memory, operating method and system
    TWI384480B|2013-02-01|記憶體及其讀取方法
    JP2009259385A|2009-11-05|不揮発性メモリ装置の書き込み方法
    US20090285020A1|2009-11-19|Method of programming a multi level cell in a non-volatile memory device
    TWI506627B|2015-11-01|電阻式記憶體及其寫入驗證方法
    JP2007193867A|2007-08-02|不揮発性半導体記憶装置及びその書き換え方法
    US8526240B2|2013-09-03|Flash memory and memory cell programming method thereof
    TWI579850B|2017-04-21|電阻式記憶胞的寫入方法及電阻式記憶體
    US8817521B2|2014-08-26|Control method for memory cell
    TW201415467A|2014-04-16|具有可適性寫入操作的非揮發性記憶體
    TWI470630B|2015-01-21|改良式多階記憶體
    US8223528B2|2012-07-17|Control method for memory cell
    TWI528368B|2016-04-01|抹除非揮發性記憶體之方法
    US20190006007A1|2019-01-03|Resistive memory apparatus and setting method for resistive memory cell thereof
    TWI431625B|2014-03-21|寫入及抹除非揮發性記憶體之方法
    TWI534815B|2016-05-21|執行過抹除修正非揮發性記憶體之方法
    TWI386943B|2013-02-21|記憶體編程方法及記憶體
    CN105448345B|2020-03-10|存储器的操作方法
    TW202119422A|2021-05-16|藉由限制抹除與程式化之間的時間間隔以提高在類比非揮發性記憶體中讀取電流穩定性之方法
    TWI702603B|2020-08-21|非揮發性記憶體元件和用於通過施加多個位元線偏壓在非揮發性記憶體元件中編程的方法
    TWI585765B|2017-06-01|可變電阻式記憶體、及其操作方法與操作系統
    TW202015048A|2020-04-16|時序校正系統及其方法
    同族专利:
    公开号 | 公开日
    TWI506627B|2015-11-01|
    US8750016B2|2014-06-10|
    US20130051119A1|2013-02-28|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    AU2003241719A1|2002-06-05|2003-12-22|Matsushita Electric Industrial Co., Ltd.|Non-volatile memory circuit, drive method thereof, semiconductor device using the memory circuit|
    JP4249992B2|2002-12-04|2009-04-08|シャープ株式会社|半導体記憶装置及びメモリセルの書き込み並びに消去方法|
    JP4205938B2|2002-12-05|2009-01-07|シャープ株式会社|不揮発性メモリ装置|
    JP2005032401A|2003-06-17|2005-02-03|Sharp Corp|不揮発性半導体記憶装置及びその書き込み方法と消去方法|
    US7009278B2|2003-11-24|2006-03-07|Sharp Laboratories Of America, Inc.|3d rram|
    KR100564602B1|2003-12-30|2006-03-29|삼성전자주식회사|상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로|
    JP2006099866A|2004-09-29|2006-04-13|Sony Corp|記憶装置及び半導体装置|
    KR100576369B1|2004-11-23|2006-05-03|삼성전자주식회사|전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법|
    US7289351B1|2005-06-24|2007-10-30|Spansion Llc|Method of programming a resistive memory device|
    US7544968B1|2005-08-24|2009-06-09|Xilinx, Inc.|Non-volatile memory cell with charge storage element and method of programming|
    US7800933B2|2005-09-28|2010-09-21|Sandisk 3D Llc|Method for using a memory cell comprising switchable semiconductor memory element with trimmable resistance|
    JP4398945B2|2006-02-23|2010-01-13|シャープ株式会社|不揮発性半導体記憶装置及びデータ書き換え方法|
    KR100755409B1|2006-08-28|2007-09-04|삼성전자주식회사|저항 메모리 소자의 프로그래밍 방법|
    US7894243B2|2006-12-05|2011-02-22|Spansion Llc|Methods of programming and erasing resistive memory devices|
    KR100868105B1|2006-12-13|2008-11-11|삼성전자주식회사|저항 메모리 장치|
    KR100809339B1|2006-12-20|2008-03-05|삼성전자주식회사|저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법|
    US7440315B2|2007-01-09|2008-10-21|Macronix International Co., Ltd.|Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell|
    US7483292B2|2007-02-07|2009-01-27|Macronix International Co., Ltd.|Memory cell with separate read and program paths|
    JP5095728B2|2007-03-13|2012-12-12|パナソニック株式会社|抵抗変化型記憶装置|
    US7483316B2|2007-04-24|2009-01-27|Macronix International Co., Ltd.|Method and apparatus for refreshing programmable resistive memory|
    JP4427560B2|2007-05-21|2010-03-10|株式会社東芝|不揮発性メモリ装置のデータ書き込み方法|
    KR100888823B1|2007-06-27|2009-03-17|삼성전자주식회사|비휘발성 메모리 시스템, 및 비휘발성 메모리 시스템의프로그램 방법|
    KR101258268B1|2007-07-26|2013-04-25|삼성전자주식회사|비휘발성 메모리 소자의 낸드형 저항성 메모리 셀 스트링들및 그 제조방법들|
    US7881095B2|2008-08-08|2011-02-01|Seagate Technology Llc|Asymmetric write current compensation using gate overdrive for resistive sense memory cells|
    US7869270B2|2008-12-29|2011-01-11|Macronix International Co., Ltd.|Set algorithm for phase change memory cell|
    US8432759B2|2009-06-30|2013-04-30|Taiwan Semiconductor Manufacturing Company, Ltd.|Measuring electrical resistance|
    TWI449050B|2009-12-31|2014-08-11|Ind Tech Res Inst|電阻式記憶體驗證方法及其驗證裝置|US9385314B2|2008-08-12|2016-07-05|Industrial Technology Research Institute|Memory cell of resistive random access memory and manufacturing method thereof|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100131032A|TWI506627B|2011-08-30|2011-08-30|電阻式記憶體及其寫入驗證方法|TW100131032A| TWI506627B|2011-08-30|2011-08-30|電阻式記憶體及其寫入驗證方法|
    US13/340,467| US8750016B2|2011-08-30|2011-12-29|Resistive memory and program verification method thereof|
    [返回顶部]